武汉泰达光电科技有限公司

　　                 　     第二代高性能GPS卫星导航开发平台

　　                                     　         　   第一部分 技术指标说明

1 主要技术性能指标

1.1接收机

u频率： 1575.42±1.5MHz

u灵敏度： GPS≥-130dBm

u通道数： GPS： 12  （可扩展）

u定位精度：（相对于秒脉冲时刻）

注：SA=OFF；PDOP≤3

秒脉冲：宽度≥1ms的TTL正脉冲、前沿与UTC同步

u初始定位时间：GPS初始定位时间见表2

u动态性能：见表3

u数据更新率：10Hz

u快捕模块捕获速度：

1秒钟内捕获完整32颗星，多谱勒范围为-8KHz~+8KHz

u数据I/O：

2个232电平异步串口

1）串口缺省波特率为115200bps

2）数据传输格式：NMEA0183格式，自定义二进制格式

1个USB2.0高速传输接口

u工作电压： 5V±0.2V

u工作电流： <=400mA（全温度范围）

1.2 有源天线

u类型：GPS有源天线

u射频插座：SMA

u工作电压：5V±0.2V

u工作电流： <=50mA（全温度范围）

u放大系数：≥36dB

u噪声系数：≤2.5dB

u工作频率： 1575.42±1.5MHz

1.3 整机功耗

GPS卫星导航开发平台整机功耗 <=2.5 W

2 功能

2.1 卫星接收天线

卫星接收天线接收GPS 卫星信号，将GPS卫星信号输入到GPS射频板。

2.2 GPS射频板

接受GPS L1信号输入，板上完成L1频段带通滤波，低噪声放大，频综产生，模拟下变频至IQ正交两路输出，最后通过双通道8位AD采样输出数字中频信号，提供给GPS卫星导航基带开发平台。

2.3 GPS卫星导航基带开发平台

1）模式设置输入功能

接收机可通过RS232接口，设置初始位置、北京时间等初始化信息，设置工作状态、控制数据输出等。

2）调试信息输出功能

通过串口输出UTC/北京时间，定位结果，速度，钟差，各颗卫星的载波相位平滑伪距，多谱勒频率，卫星高度角、方位角和信噪比等到监控界面上，输出星历，历书等形成文件。界面图形化显示卫星顶视分布图、信噪比、接收机运动轨迹、通道相关峰实时监测曲线、载波环和码环环路误差监测曲线等。

3）定位功能

定位模式可通过软件命令请求，输出参考坐标系：WGS－84。

4）非易失存储功能

具有非易失存储器，用于保存接收机中间运行结果如导航电文等信息。

7）预测功能

DSP软件和上位机软件分别具有可见星预测功能，上位机软件提供丰富的可见星预测表格和图形化曲线信息输出。

2.4特色

第二代GPS卫星导航开发验证平台与第一代相比较其特色为：

u在第二代中加入卫星快捕模块，模块结构设计巧妙，捕获速度快的同时占用FPGA资源极少。

u数据更新率由原来的1Hz提高到10Hz

u冷热启动时间大大缩短

u程序结构精炼，紧凑

u系统参数配置灵活，方便调整

u程序模块化，易于移植

u程序模块可在不同导航系统接收机开发中灵活复用

u结构适合多模接收机开发

　　            　   第二部分 第二代高性能GPS接收机开发验证平台方案设计说明

1 开发验证平台总体方案介绍

第二代高性能GPS卫星导航接收机开发验证平台是基于通用型导航与通信DSP/FPGA开发平台，拥有完全自主知识产权，集扩频通信与解扩、导航、信号处理及相关软件算法为一体，且所有代码全面开源，成功地解决了用户在系统集成、二次软件开发中的实际问题。

GPS卫星导航接收机开发验证平台组成主要包括：天线单元、GPS射频单元和GPS卫星导航接收机基带开发平台，其中GPS射频单元主要完成GPS L1频点的带通滤波，低噪声放大，频综产生，模拟混频和双路AD正交采样等功能，基带开发平台主要由DSP和FPGA构成，其中FPGA主要完成卫星信号的快速捕获、卫星导航的基带处理，而DSP主要完成FPGA快捕模块的捕获触发、控制及结果的读取，载波环和码环的环路控制以及后续的导航定位解算等功能，如图2-1所示。

　　            图2-1 GPS卫星导航接收机开发验证平台系统组成框图

（1） GPS有源接收天线接收GPS卫星信号并输入到开发平台的射频板上，射频通道采用分立元件完成所需转换。

（2） 在GPS射频通道中，频综模块SI4133通过FPGA的SPI接口配置产生1575MHz本振信号，与从天线进来的GPS信号经带通滤波和低噪声放大后一起进入AD8347进行混频，经四阶elliptic低通滤波之后，输出近似零中频IQ正交两路基带信号，做为AD采样的模拟输入信号。

（3） 基带信号处理功能由Altera的FPGA -EP2C70F672完成。其中FPGA中的基带信号处理主要包括GPS信号快速捕获模块、载波NCO产生、码NCO产生、复相位旋转数字下变频、本地GPS扩频码产生、相关器、时基信号产生、原始观测数据TIC时刻测量、GPS位同步帧同步信号处理模块等，另外FPGA完成两路串口收发、USB接口总线访问、射频频综SPI接口配置、FPGA与DSP总线接口通讯等功能。

（4） 环路跟踪与定位解算功能由TI的DSP-TMS320C6713B来实现。DSP主要完成FPGA快捕模块的触发、控制及捕获结果的读取，GPS各通道的初始化，各通道超前、即时和滞后相关值的读取和存储，载波跟踪环和码跟踪环的环路控制，TIC时刻观测数据的读取，载波相位辅助伪距平滑处理，跟踪多谱勒kalman滤波处理，GPS帧数据的读取和导航电文解析、卫星历书的实时存储，GPS定位解算和速度求解、GPS授时环路控制和串口协议的组帧和解帧等功能。

2 开发器各功能模块设计介绍

2.1 天线单元

GPS有源接收天线，通过SMA接头与射频板相连， 天线具体参数要求如下

Ø类型：GPS有源天线

Ø射频插座：SMA

Ø工作电压：5V±0.2V

Ø工作电流： <=50mA（全温度范围）

Ø放大系数：≥36dB

Ø噪声系数：≤2.5dB

Ø工作频率： 1575.42±1.5MHz

                             图2-2 GPS有源天线

2.2 GPS射频单元

GPS射频通道原理如图2-3所示

　　                   图2-3  GPS射频通道原理框图

从天线进来的GPS信号两级低噪放进行30dB的放大，之后通过中心频率在1575MHz，带宽40MHz的无源介质滤波器，滤除GPS射频信号带外干扰，经过滤波之后的信号与从频综过来的1575MHz本振信号一起进入AD8347进行混频，输出中心频率在0.42MHz的近似零中频IQ两路正交基带信号，经AD9288量化为8位数字信号进入FPGA基带处理，选取近似零中频正交基带信号输出的优点主要有：

u相比零中频正交基带输出可以减少直流偏移的影响；

u配置1575MHz比配置1575.42MHz，频综可以获得更低的旁瓣；

u相比实中频方案，其低通滤波器可以减少一倍的带宽，从而减少带外噪声抑制，提高载噪比。

基带信号采集由AD9288组成两路独立的基带信号采集通道，把射频单元输出的IQ正交模拟基带信号转变成数字信号，供后端基带信号处理单元使用。

◆ 接收信号：GPS L1频段（通过修改射频参数可兼容其它卫星导航系统频段）

◆ 接收频率范围：1575.42±1.5MHz

◆ 本振频率：1575.000 000MHz（可通过SPI接口修改本振频率）

◆ 中频信号输出载波频率：0.42MHz(近似零中频，参数可通过修改本振频点来改变)

◆ 中频信号样式： 双路复正交信号

◆ AD采样频率：默认39MHz（采样频率由基带处理板供给，可修改）

◆ 天线接口：MCX（5V馈电输出，最大供应电流100mA）

◆ 供电：5V外部供电，工作电流150mA

2.3 GPS基带处理单元

GPS卫星导航接收机基带处理单元如图2-4所示

　                   图2-4 GPS卫星导航接收机基带处理单元

基带处理板硬件平台基于DSP＋FPGA＋USB2.0架构开发：

◆ DSP采用TI公司的高速浮点型处理器TMS320C6713B，主频300MHz，达2400MIPS，具有强大的通用信号处理能力，在接收机基带处理中主要完成可见星预测、载波环/码环环路滤波和控制、导航电文解析、定位解算和速度求解、授时环路控制和串口协议的组帧和解帧等工作；

◆ FPGA采用ALTERA的CycloneII  EP2C70F672C8 芯片，350万门，门数资源非常丰富，在接收机基带处理中主要完成载波NCO产生、码NCO产生、复相位旋转数字下变频、本地扩频码产生、相关器、时基信号产生、观测数据TIC时刻测量、帧同步信号产生和帧数据解调等，另外完成两路串口收发、USB接口总线访问、射频频综SPI接口配置、FPGA与DSP总线接口通讯等工作；

◆ USB2.0高速数据传输接口采用Cypress公司的CY7C68013芯片，芯片工作在480Mbps高速传输模式，端口配置为同步从FIFO模式，在接收机基带处理中主要完成GPS中频数据的实时采集和存储至计算机的硬盘上，为软件接收机开发提供原始中频数据源。

◆ 板上的ALTERA  MAXII EPM570T144芯片，预留开发，用于板上DSP和FPGA程序代码在线升级功能；

◆ 1片×64Mb  16位总线FLASH芯片，用于存储DSP运行代码和大量用户非易失性数据；

◆ 1片×128Mb  32位总线SDRAM，扩展DSP外部存储器资源；

◆ 1片×64/128/256kb EEPROM，用于存储用户非易失性数据；

◆ 2片×2/4/8Mb  16位总线SRAM，扩展FPGA外部存储器资源，可做为数据采集乒乓存储使用；

◆ 1个实时时钟模块（RTC），保存实时时间信息，掉电不丢失；

◆ 1个10.000 000MHz温补晶振，频率稳定度为1.0ppm(-400C ～ +850C)，做为整个接收机工作的全局主时钟。

◆ 6个用户指示灯；

◆ 1个用户多功能指示彩灯；

◆ 1个系统复位按键；

◆ 1个配置拨码开关；

基带信号处理单元由一片Altera 的FPGA  EP2C70F672C8构成，完成GPS的基带信号处理，主要包括载波NCO产生、码NCO产生、复相位旋转数字下变频、本地GPS扩频码产生、相关器、时基信号产生、观测数据TIC时刻测量、GPS帧同步信号产生和帧数据解调等。

2.4 GPS信号捕获、环路跟踪与定位解算单元

GPS信号捕获、环路跟踪与定位解算单元由DSP及其外围存储器和接口电路组成，它主要完成环路跟踪和定位解算功能，包括FPGA快捕模块的触发、控制及捕获结果的读取，GPS各通道的初始化，各通道超前、即时和滞后相关值的读取和存储，载波跟踪环和码跟踪环的环路控制，TIC时刻观测数据的读取和存储，载波相位辅助伪距平滑处理，跟踪多谱勒kalman滤波处理，GPS帧数据的读取和导航电文解析、GPS定位解算和速度求解、串口协议的组帧和解帧等功能。

2.4.1 快捕模块

与第一代相比，第二代高性能GPS卫星导航接收机开发验证平台加入了我司自主研发设计的GPS卫星信号快速捕获模块，其特点有，完全基于FPGA设计、结构紧凑并流水处理、代码运行高效且占用FPGA资源少，大大加快了卫星信号的捕获速度。

GPS快速捕获模块基于FPGA程序框架设计，经外部控制模块如DSP等置入卫星号、快捕通道号选择，给入后触发快捕模块，这样基于FPGA的快捕模块便开始独立进行卫星信号的捕获过程，捕获结束后给出结束标志，并且输出当前捕获的卫星号，信号平均噪声基底，相关峰最大值以及最大值点对应信号位置及信号频率等状态信息，DSP获取这些信息之后根据捕获门限判决即可判断当前卫星是否可见，以及对应它的码初相位置和概略多普勒频率。快捕模块工作流程图如图2-5所示  

　　 图2-5 快捕模块工作流程图

基于FPGA的GPS卫星信号快速捕获模块采用4ms的GPS中频采样数据进行连续捕获，模块设计中考虑动态环境下卫星信号的时效性，因此模块始终以当前最新的4ms数据进行捕获，快捕模块集成了4个等效并行独立通道同时进行GPS信号捕获处理，每个通道从触发开始捕获至捕获结束共需4259772个时钟（CLOCK）周期，FPGA以62MHz的主时钟工作，因此每个通道捕获一颗星共需4259772/62e6 = 68.706ms，由于模块集成了4个等效快捕模块，因此相当于快捕模块捕获完一颗星所需时间为68.706/4 = 17.1765ms，以GPS完整32颗星搜索来计算，捕获完32颗星共需时间17.1765*32 = 549.648ms，这与实际测试非常相近，通过DSP实际捕获32颗星共需时间在551~555ms左右，与理论值有误差的原因是在于DSP读取结果并做处理的时延造成的。

2.4.2 相位旋转法来进行数字下变频

在实际情况下，经过模拟下变频后的I、Q两路信号仍旧残留有一定的多普勒频偏，为了消除多普勒频偏，就要利用相位旋转法来进行数字下变频，尽可能地消除多普勒频偏，这种方法所得的同相正交信号分量不存在其他频率分量，与传统的正交下变频法相比，可以省去低通滤波器，减少对信号的延时和衰减。

2.4.3 码跟踪环

当捕获到有用信号后，即收发PN码相位差在半个时片以内时，同步系统转入保持同步阶段，有时也称为细同步或跟踪状态，也就是无论什么外界因素引起收发两端PN码的频率或相位偏移，同步系统总能使接收端PN码跟踪发端PN码的变化。显然，跟踪的作用和过程都是闭环运行的，当两端相位发生差别后，环路能根据误差大小进行自动调整以减小误差。

传统的码跟踪环大多采用延迟锁定环，延迟锁定环采用两个独立的相关器，结构如图2-6所示。来自载波跟踪环的载波对捕获信号进行载波剥离，然后将载波剥离后的信号送入伪码跟踪环，即延迟锁定环。

　　                         图2-6  延迟锁定环结构图

假设图2-6中的延迟锁定环工作在零中频的BPSK调制非相干DS扩频信号下。输入信号中的PN码分别与本地产生的两个提前与滞后1/2个比特的PN码进行相关运算，按照PN码相关特性，输入信号与本地PN码的相关特性应为三角波，但由于两个相关支路本地PN码相差1比特，则两个三角波的峰值也相差1个比特，两个三角波经相加器反相合成以后成为一个S形曲线，即锁相环的鉴相特性。

　　          图2-7  锁相环鉴相特性图

图2-7为这些曲线构成情况，S曲线表明，如果收到的信号与本地PN码相差有提前或延后，则加法器输出为正的或负的电压。此电压经环路滤波器后去控制本地压控振荡器VCO，它再去调整PN码钟发生器，使PN码发生器产生的PN码的频率与相位跟踪外来PN码信号的变化。这就是延迟锁定环的基本工作原理。

与第一代相比，第二代高性能GPS卫星导航接收机开发验证平台在传统的二阶延迟锁定环基础上加入了窄相关及多点相关值拟合调节等技术，提高接收机抗多径能力。

2.4.4 载波跟踪环 详细资料请参考PDF下载

载波跟踪环主要通过锁频环和锁相环精确跟踪上载波的频率和相位值，常见的锁频环主要有四相环和叉积环，锁相环主要以科斯塔斯环（Costas）环为主。

（2） 科斯塔斯环（Costas）

科斯塔斯环法又称为同相正交环法，它的原理框图如图2-12 所示，在此环路中，压控振荡器（VCO）提供两路互为正交的载波，与输入接收信号相乘后送入鉴相器中进行鉴相，经环路滤波器得到仅与相位差有关的控制压控，从而准确地对压控振荡器进行调整。

Costas锁相环和普通锁相环一样，对动态应力是敏感的，然而它们能产生最精确的速度测量值。对于给定的信号功率电平，Costas锁相环与用锁频环的方案相比页提供差错最少的数据解调。因此，这是接收机载波跟踪环所希望的稳态跟踪模式。因此，一个良好设计的接收机载波跟踪环将用工作在宽频带的对动态更为牢固的锁频环环路闭合起来。然后，将逐渐减少载波跟踪环的带宽，并过渡到宽带锁相环工作方式。最后，将把锁相环的带宽变窄到稳态工作模式。如果动态应力造成锁相环失锁，接收机将用灵敏的相位锁定检测器检测出这种情况，并返回到锁频环。然后，重复锁相环闭合过程。

2.4.5 伪距测量

接收机接收来自卫星的导航定位信号时，存在三种时间系统：各卫星的时间、收机的时间和统一前面两种时间的GPS时间系统。设伪码序列从卫星到接收机天线的传播时间为τ，由于时间系统的时钟偏差，则C X τ=P就是因时钟偏差而带有距离偏差的站星距离——伪距。那么，要得到伪距数值，就必须要得到伪码序列从卫星到接收机天线的传播时间为τ，因此，伪距测量也就是伪码序列从卫星到接收机的传播时间τ的测量。

当卫星发射机依据自己的时钟发出的含有测距码的调制信号，经过了时间的传播后到达地面的接收机，此时接收机收到的测距码为 U(t-∆t)，而接收机的伪随机噪声码发生器又产生了一个与卫星发播的测距码结构完全相同的复制码U′(t-∆t) ， 并且通过接收机的时间延迟器进行移相，对测距码和复制码作相关处理，当信号之间的自相关系数达到最大，即近于1时,说明在积分间隔T内复制码已经和测距码“对齐”， 否则继续调整时间延迟，直至R（t）=max，于是，就由时延器测定出两信号间的时间延迟。测定自相关系数的工作由接收机锁相环路的相关器和积分器来完成，在理想的情况下，时延就等于卫星信号的传播时间，此时将乘以光速值c，就可以求得卫星至接收机的距离。

具体测量时，由于接收机时间可以预知或假定，因此只要知道信号的发射时间就可以求得伪距。在GPS的导航电文中，根据Z计数可以知道每一帧开始时对应的GPS时间。在帧同步后，我们对数据位、码周期数、半个码片滑动整数及小数部分分别进行技术就可以得到测量时刻信号的发射时间。用发射时间减去接收时间就得到传播延时，从而实现了伪距的测量。

附录1：

热启动时间

理论计算值：

两次完整搜捕时间2*0.55s+环路稳定时间0.5s+位同步时间0.32s+帧同步时间7.2 ＝ 9.12s

冷启动时间

理论计算值：

两次完整搜捕时间2*0.55s+环路稳定时间0.5s+位同步时间0.32s+帧同步时间7.2 ＋（2～4帧时间）＝ 21.12s～33.12s

附录2：

接收实际卫星测试快捕时间及捕获情况

测试时间起点：程序初始化完成后，主循环程序开始前加入测试时间起点(测试时间精度1ms)

测试时间终点：捕获完32颗星后，加入FPGA计时时间提取代码，提取32颗星完整捕获时间

实际可见卫星号：

接收模拟源卫星测试快捕时间及捕获情况

测试时间起点：程序初始化完成后，主循环程序开始前加入测试时间起点(测试时间精度1ms)

测试时间终点：捕获完32颗星后，加入FPGA计时时间提取代码，提取32颗星完整捕获时间

实际可见卫星号：

捕获多谱勒范围测试图：

在本地接收机以VX＝2000m/s，VY＝1000m/s，VZ＝0的速度下测试捕获的多谱勒频率值

图1:

图2

图3

图4